(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-180013

(43)公開日 平成8年(1996)7月12日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 13/36

5 2 0 B 9172-5E

審査請求 未請求 請求項の数32 OL (全 11 頁)

(21)出願番号 特願平7-233827

(22)出願日 平成7年(1995)9月12日

(31)優先権主張番号 08/308151 (32)優先日 1994年9月19日 (33)優先権主張国 米国(US) (71)出願人 591016172

アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ADVANCED MICRO DEVI CES INCORPORATED アメリカ合衆国、94088 - 3453 カリフォ ルニア州、サニィベイル、ピィ・オゥ・ボックス・3453、ワン・エイ・エム・ディ・

プレイス(番地なし) (74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 コンピュータシステム、PCIバスクロック信号周波数における変化に応答してPCIバス装置 のコンフィギュレーションレジスタを再構成する方法、およびPCIバス装置がPCIバスと異

(57)【要約】

【課題】 PCIバスといった周辺バスのより高いクロック周波数での動作を促進するためのシステムを提供する。

【解決手段】 イネーブルライン(66MHzENABLE)がPCIバス100上に存在する各装置70、80に接続される。装置すべてが高周波数動作(たとえば66MHz)可能ならイネーブルラインはプルアップ抵抗器62を通してプルアップされる。高周波数動作の不可能な装置は、現在の産業界での仕様に従えばイネーブルラインを内部で接地に接続する。したがって、PCI装置70、80すべてが高周波数動作をサポートする場合イネーブルラインはアサートされるが、そうでなければデアサートされる。装置とバス能力との間の不一致をシステムが警告するための専用状態ビットを設けたり、システムのパラメータが変化すれば、コンフィギュレーションレジスタを自動的に再構成してもよい。



1

【特許請求の範囲】

【請求項1】 ローカルバスに接続されたCPUと、 周辺バスと、

前記ローカルバスおよび前記周辺バスに結合され、前記 ローカルバスと前記周辺バスとの間のデータおよびアド レス信号の転送を調整するためのバスインタフェースユ ニットと、

前記周辺バスに結合された周辺バス装置と、

前記周辺バスに接続され、クロック信号ラインを通して 前記周辺バス装置に与えられる周辺バスクロック信号を 10 スユニットと、 特定の周波数で駆動するためのクロックドライバと、

前記周辺バス装置および前記バスインタフェースユニッ トに接続されたイネーブルラインとを含み、

前記イネーブルラインは前記クロックドライバによりモ ニタされ、前記クロックドライバが前記周辺バスクロッ ク信号を駆動する周波数は、前記イネーブルラインの状 態に依存する、コンピュータシステム。

【請求項2】 前記クロックドライバは前記バスインタ フェースユニットの一部を形成する、請求項1に記載の システム。

【請求項3】 前記周辺バス装置は前記イネーブルライ ンを電源電圧に接続するための内部回路を含む、請求項 1に記載のシステム。

【請求項4】 内部回路は、周辺バス装置が高周辺バス クロック信号周波数で動作する能力を示す、請求項3に 記載のシステム。

【請求項5】 前記高周辺バスクロック信号周波数は、 33MHzよりも高い周波数である、請求項4に記載の システム。

前記高周辺バスクロック信号周波数は、 【請求項6】 およそ66MHzの周波数である、請求項5に記載のシ ステム。

【請求項7】 前記周辺バスはPCIバスを含む、請求 項6に記載のシステム。

【請求項8】 前記クロックドライバは前記バスクロッ ク信号を最高66MHzの周波数で駆動する、請求項7 に記載のシステム。

【請求項9】 さらに第2の周辺バス装置を含み、前記 第2の周辺バス装置は前記イネーブルラインを接地に接 続する内部回路を含む、請求項3に記載のシステム。

【請求項10】 前記第2の周辺バス装置の内部回路 は、第2の周辺バス装置が高周辺バスクロック信号周波 数で動作する能力がないことを示す、請求項9に記載の システム。

【請求項11】 前記第2の周辺バス装置は比較的低い クロック信号周波数で動作可能である、請求項9に記載 のシステム。

【請求項12】 前記低いクロック信号周波数は33M Hzに等しいかまたはそれよりも低い、請求項11に記 載のシステム。

前記クロックドライバは比較的低いク

【請求項13】 ロック信号周波数で前記周辺バスクロック信号を駆動す る、請求項11に記載のシステム。

【請求項14】 ローカルバスに接続された中央処理装 置と、

PCIバスと、

前記ローカルバスおよび前記PCIバスに結合され、前 記ローカルバスと前記PCIバスとの間のデータおよび アドレス信号の転送を調整するためのバスインタフェー

前記PCIバスに結合された周辺PCIバス装置と、

前記PCIバスに接続され、PCIバス、前記バスイン タフェースユニット、および前記周辺PCIバス装置の 能力に基づき少なくとも2つの周波数のうち1つでPC Iバスクロック信号を駆動するためのクロックドライバ とを含む、コンピュータシステム。

【請求項15】 前記2つの周波数は低周波数クロック 信号および高周波数クロック信号を含み、もし前記PC Iバス、前記バスインタフェースユニットおよび前記周 20 辺PCIバス装置が高周波数バスクロック信号に対応可 能ならば、前記クロックドライバは前記PCIバスクロ ック信号を高周波数でしか駆動しない、請求項14に記 載のシステム。

【請求項16】 前記PCIバスは、前記クロックドラ イバ、前記バスインタフェースユニットおよび前記周辺 PCIバス装置に接続された高周波数イネーブルライン を含む、請求項15に記載のシステム。

【請求項17】 前記高周波数イネーブルラインは、前 記バスインタフェースユニットが高周波数バスクロック 30 信号に対応可能ならば、前記バスインタフェースユニッ トにより受動的にハイに引上げられる、請求項16に記 載のシステム。

【請求項18】 前記高周波数イネーブルラインは、も し前記周辺PCIバス装置が高周波数バスクロック信号 に対応可能ならば、前記周辺PCIバス装置により受動 的にアサートされる、請求項17に記載のシステム。

【請求項19】 前記クロックドライバは、もし前記高 周波数イネーブルラインがアサートされれば高周波数P CIバスクロック信号を駆動する、請求項18に記載の 40 システム。

【請求項20】 前記高周波数イネーブルラインは、も し前記周辺PCIバス装置が高周波数バスクロック信号 に対応不可能であれば、前記周辺PCIバス装置により デアサートされる、請求項17に記載のシステム。

【請求項21】 前記クロックドライバは、もし前記高 周波数イネーブルラインがデアサートされれば低周波数 PCIバスクロック信号を駆動する、請求項20に記載 のシステム。

【請求項22】 前記バスインタフェースユニットおよ 50 び前記周辺PCIバス装置は各々、高周波数PCIバス

.3

クロック信号に対応する能力を示す専用ビットを有する 状態レジスタを含む、請求項14に記載のシステム。

【請求項23】 前記周辺PCIバス装置はMIN_G NTレジスタおよびMAX LATレジスタを含み、こ れらレジスタのパラメータはPCIバスクロック信号周 波数における変化に応答して修正される、請求項22に 記載のシステム。

【請求項24】 MIN_GNTレジスタおよびMAX LATレジスタのパラメータは、PCIバスクロック る、請求項23に記載のシステム。

【請求項25】 低周波数信号は0と33MHzとの間 であり、高周波数信号は33MHzと66MHzとの間 である、請求項15に記載のシステム。

【請求項26】 PCIバスクロック信号周波数におけ る変化に応答してPCIバス装置のコンフィギュレーシ ョンレジスタを再構成するための方法であって、

- (a) PCIバスクロック信号周波数を判断するステ ップと、
- (b) PCIバスクロック信号周波数が変更されてい 20 るかどうかを判断するステップと、
- (c) PCIバスクロック信号周波数における変化に 応答して前記PCIバス装置のコンフィギュレーション レジスタを再構成するステップとを含む、PCIバス装 置のコンフィギュレーションレジスタを再構成するため の方法。

【請求項27】 コンフィギュレーションレジスタはM IN_GNTおよびMAX_LATレジスタを含む、請 求項26に記載の方法。

CIバスへの33MHz装置の追加に応答して、66M Hzから33MHzに変更される、請求項26に記載の 方法。

【請求項29】 装置のクロック速度は専用状態ビット から判断される、請求項28に記載の方法。

【請求項30】 PCIバスクロック信号周波数は、P CIバスからの33MHz装置の除去に応答して、33 MHzから66MHzに変更される、請求項26に記載 の方法。

【請求項31】 装置のクロック速度は専用状態ビット 40 から判断される、請求項30に記載の方法。

【請求項32】 PCIバス装置がPCIバスと異なる 動作速度を有することをオペレータに通知するための方 法であって、

- (a) PCIバスの動作速度能力を判断するステップ と、
- (b) 各装置に関する専用状態ビットの状態を検査す ることにより、PCIバス上に存在する各装置の動作速 度能力を判断するステップと、

能力と比較するステップと、

PCIバスの動作速度能力とPCI装置の動作 速度能力とが異なれば、オペレータに対し出力信号を発 生するステップとを含む、PCIバス装置がPCIバス と異なる動作速度を有することをオペレータに通知する

【発明の詳細な説明】

[0001]

(3)

【発明の分野】本発明は包括的には高速周辺バスをサポ 信号周波数における変化に応答して自動的に修正され 10 ートするためのシステムに関する。より特定的には、本 発明は周辺バスクロックの動作周波数についての、周辺 構成部品の互換性を検査するシステムに関する。本発明 はさらに特定的に、周辺バス構成部品の動作パラメータ を、周辺バスクロックの周波数における変化に基づいて 変更する必要があるかどうかを決定するシステムに関す

[0002]

【関連技術の説明】図1は、マイクロプロセッサ(CP U) 12、システムメモリ14、ブリッジ/メモリコン トローラ16、およびバスインタフェースユニット18 を含むコンピュータシステム10を示すブロック図であ る。CPUローカルバス20は、マイクロプロセッサ1 2を、ブリッジ/メモリコントローラ16とバスインタ フェースおよびアービタユニット18とに結合する。シ ステムメモリバス22は、システムメモリ14をブリッ ジ/メモリコントローラ16に結合する。第1の周辺装 置26と第2の周辺装置28とは、周辺バス30を通し てバスインタフェースユニット18に結合される。

【0003】周辺バス30は、複数のPCIマスタスレ 【請求項28】 PCIバスクロック信号周波数は、P 30 ーブ装置をサポートできる高性能PCIバスを含んでも よい。したがって、周辺装置26は、PCIマスタサイ クルの間PCIバスの所有権をアサートできるPCIマ スタコントローラを含み得る。 PCIマスタ装置26 は、その他のコンピュータシステムを周辺バス30に接 続するローカルエリアネットワーク(LAN)装置を含 んでもよく、または周辺バス30をその他の周辺バスに 接続する拡張バスインタフェースによっても実現可能で ある。第2の周辺装置28がまた、周辺バス30に結合 されて示される。周辺装置28は、たとえばディスクコ ントローラ装置またはオーディオコントローラ装置とい ったPCIスレーブ装置を含んでもよい。

【0004】図1に示されるマイクロプロセッサ12 は、モデル80486のマイクロプロセッサを含んでも よく、CPUローカルバス20は80486型ローカル バスを含むことが可能である。本発明の原理から逸脱せ ずに、その他の型のマイクロプロセッサおよび/または ローカルバスアーキテクチャを使用してもよい。804 86 C P U ローカルバス 20 のさまざまなバスサイクル およびプロトコルに関する詳細は、当該技術においては (c) PCIバスの動作速度能力を各装置の動作速度 50 周知であり、数多くの刊行物から入手可能であるため、

5

この明細書中では詳しくは説明しない。CPU12、メモリコントローラ16およびPCIバスインタフェースユニット18は従来、別個の集積回路チップ上に製造されている。しかしながら、昨今のコンピュータシステム開発における傾向では、CPUコアは単一の集積プロセッサチップ上でさまざまな周辺装置と組合される。例示の集積プロセッサチップは、内部CPUローカルバスと外部PCIバスとの間に高性能のインタフェースを設けるバスブリッジを含む。外部PCIバスへの高性能インタフェースを設けることにより、外部データ転送に関し 10 て非常に高性能の特性を得ることが可能である。

【0005】バスインタフェースユニット18は、CPUローカルバス20と周辺またはPCIバス30との間に標準インタフェースを提供する。したがって、バスインタフェース装置18は、データ、アドレス、および制御信号の2つのバス間での転送を調整する。PCIバス30は典型的には、多重化されたデータ/アドレスラインを含みバーストモードのデータ転送をサポートする高性能周辺バスを含む。PCIバスに関するさらなる特徴は、オレゴン州ヒルズボロ(Hillsboro)に在するPCIスペシャルインタレストグループ(PCI Special Interest Group)による、1993年4月30日付、「PCIローカルバス仕様(PCI Local Bus Specification)」の改定版2.0という刊行物に述べられており、その詳細をこの明細書中に引用により援用する。

【0006】「PCIローカルバス仕様」の改定版2. 0で述べられているように、PCIバスは、クロック速度が最高33MHzの同期バスを含む。PCIバスクロック信号は典型的には、バスインタフェースユニット18内の回路により発生され、CLKラインを介して、PCIバス上に存在する各装置に伝送される。CLKラインは、PCIバス30における信号ラインのうちの1つを含み得ることを、当業者は理解するだろう。

【0007】最近、本発明の譲受人は、PCIバス仕様を修正して最高66MHzのクロック速度でのバスの動作を認可するよう提案し始めている。このような高速PCIバスを実現する上での問題の1つは、PCI周辺装置、特に過去に開発された装置の中には、66MHzで動作することが完全に不可能なものがあることである。この制限のため、このような周辺装置は66MHz環境 40では動作不可能かもしれず、さらに、もし66MHzで動作させた場合にはバス全体を誤動作させるかもしれない。したがって、遅い(33MHz)動作を行なっている周辺装置がPCIバス上に存在するかどうかを判断でき、バスの動作を修正してこれらの遅い装置に対応することができるシステムを開発することが望ましいであろう。

【0008】高速パスがインストールされ高速周辺装置のオペレーションおよびコンフィギュレーションレジスタが高クロック周波数で動作するように設定された後、

遅い周辺装置が加えられた場合、別の問題が生じる。こ のように遅い装置がバスに加えられるというような状況 では、バスのクロック速度を減少させねばならず、それ に応じていくらかのコンフィギュレーションレジスタを 再セットしなければならない。たとえば、MAX_LA TおよびMIN_GNTは各PCI周辺装置において必 要な内部レジスタであり、周辺装置に関する何らかのタ イミング情報を提供する。MIN_GNTはたとえば、 装置がそのトランザクションを完了するのに必要な時間 の長さを (0. 25μ秒周期で) 特定する。オレゴン州 ヒルズボロに在するPCIスペシャルインタレストグル ープによる、1993年4月30日付、「PCIローカ ルバス仕様」改定版2.0を参照されたい。MAX_L ATは装置がいかなる頻度でPCIバスへのアクセスを 得なければならないかを(これもまた 0.25μ 秒周期 で)特定する。上記刊行物をまた参照されたい。これら のレジスタにおいてセットされる周期の数は、バスの動 作速度次第で変化するだろう。同様に、速度の遅い周辺 装置がバスから取除かれてバスが高クロック周波数で動 20 作可能となれば、高速周辺装置のいくらかのレジスタを 再プログラムして高速で適切に動作するようにする必要

【0009】クロック周波数を判断でき、存在する周辺 装置に基づいてクロック周波数を変化させて出来る限り 最高に設定することができるシステムが開発されれば有 利であろう。クロック周波数における変化に応答してシ ステムが周辺装置の必要なレジスタにおける値を自動的 に再セットし、オペレータが入力しなくても周辺装置が 即時動作可能になるようにできればさらに有利であろ う。こういったシステムのこれらおよびその他の利点は 容易に明らかであるにもかかわらず、今まで係るシステ ムは開発されていない。

[0010]

があるだろう。

【発明の概要】本発明は、PCIバス上に存在する各装置が高クロック周波数(たとえば66MHz)で動作できるかどうかを自動的に判断するコンピュータシステムを提供することにより、先行技術の短所および欠陥を克服するものである。いずれかのPCI装置が高クロック周波数で動作することができなければ、このシステムは自動的にPCIバスクロック信号を標準の低クロック周波数(たとえば33MHz)速度で駆動する。反対に、すべてのPCI装置が高クロック周波数で動作可能であれば、このシステムはその高周波数でPCIバスクロック信号を動作する。さらに、クロック周波数における変化に応答して、このシステムは自動的にPCI装置のいくらかのレジスタにおける値を再セットし、新しいクロック周波数での動作ができるようにする。

【0011】本発明は、PCIバスとCPUローカルバスとの間でのアドレスおよびデータ信号の転送を調整す 50 るバスインタフェースユニットを含む。バスインタフェ

ースユニットは好ましくは、高周波数イネーブル(好ま しい実施例では66MHzENABLE)ラインの状態 によって決まる周波数でPCIバスクロック信号を発生 するクロックドライバを含む。66MHzENABLE ラインはプルアップ抵抗器を通して受動的にハイに引上 げられる。PCIバス上のすべての装置は66MHzE NABLEライン(PCIバスの一部を形成する)に接 続し、これら装置のいずれもがラインをローに駆動して この特定の装置が低周波数で動作しなければならないこ とを示すことができる。いずれかのPCI装置により6 10 6 MHz ENABLEラインがローに駆動された場合、 クロックドライバはPCIバスクロック信号を33MH z といった標準クロック周波数で駆動する。反対に、ど のPCI装置も66MHzENABLEラインをローに 駆動しなければ、クロックドライバはPCIバスクロッ ク信号を66MHzといった高周波数で駆動する。すべ ての33MHzの装置は、66MHzENABLEライ ンに接続するこれらの装置の出力ピンが内部では接地に 接続しているため、66MHzENABLEラインをロ ーに駆動するだろう。

【0012】PCIバス上に存在する各装置は、さまざ まなシステム資源にコンフィギュレーションパラメータ を提供する、MIN_GNTおよびMAX_LATを含 む、あるコンフィギュレーションレジスタを含む。さら に、PCIバス上に存在する各装置は、専用の66MH **ZCAPABLEビットを有する状態レジスタを含む。** 専用状態ビットは、PCI装置が66MHz環境で動作 可能かどうかを示す。結果として、各装置はシステムの 初期化の間にポーリングされ、PCI装置すべてが66 MHz動作をサポートするかどうかを判断できる。シス 30 者なら理解するように、さまざまな周辺装置を集積プロ テム構成における変化(たとえばPCI装置がPCIバ スに追加されたりまたはPCIバスから除去された場 合) のためにクロック周波数が変化するだろうとシステ ムが判断した場合、各PCI装置のコンフィギュレーシ ョンレジスタを修正して、新しいクロック周波数での適 切な動作を保証することが可能である。

【0013】本発明のその他の目的および利点は、以下 の詳細な説明を読み、添付の図面を参照することにより 明らかになるであろう。

【0014】本発明にはさまざまな修正形および代替形 40 の可能性があるが、特定の実施例を例示として図面に示 し、以下に詳細に説明する。しかしながら、図面および 詳細な説明は開示された特定的な形式に本発明を制限す ることを意図するものではなく、反対に、すべての修正 形、等価形および代替形は前掲の特許請求の範囲により 規定された本発明の精神および範囲の範疇にあることを 意図するものである。

[0015]

【発明の説明】図2を参照すれば、好ましい実施例に従 い構成されるコンピュータシステムは一般的に、CPU 50 化されたアドレス/データラインAD[31:0]に直

ローカルバス40に接続された中央処理装置45、オン チップ周辺装置65、PCIバス100、ローカルバス 40とPCIバス100との間でデータ、アドレス、お よび制御信号をインタフェースすることができるバスイ ンタフェースユニット50、ならびにPCIバス100 に接続された1つまたはそれ以上の周辺装置70、80 を含む。好ましい実施例では、CPU45、オンチップ 周辺装置65およびバスインタフェースユニット50は すべて、単一の集積回路上に製造され共通の集積回路パ ッケージ内に収容される集積プロセッサの一部として提 供される。

【0016】好ましい実施例では、CPUコア45は、 モデル80486マイクロプロセッサの命令セットをイ ンプリメントし、CPUローカルバス40は、モデル8 0486型ローカルバスを含む。したがって、好ましい 実施例では、CPUローカルバス40は、32ビットの データラインのセットD [31:0]、32ビットのア ドレスラインのセットA [31:0]、および制御ライ ンのセット(特には図示せず)を含む。しかしながら、 本発明の本質から逸脱することなく、CPUコア45を 20 その他の型のマイクロプロセッサの命令セットをインプ リメントするように構成可能であるということを認識せ ねばならない。

【0017】好ましくは、オンチップ周辺ブロック65 は、集積プロセッサにおいて実現され得るさまざまな周 辺装置を代表する。たとえば、ダイレクトメモリアクセ スコントローラ(「DMA」)またはメモリコントロー ラユニット(「MCU」)といった構成部品を集積プロ セッサパッケージの集積部分として含んでもよい。当業 セッサの一部として設けることができるだろう。

【0018】当業者なら理解するだろうが、バスインタ フェースユニット(「BIU」)50は、CPUローカ ルバス40とPCIバス100との間に標準インタフェ ースを提供する。したがって、BIU50は、CPUロ 一カルバス40とPCIバス100との間でのデータ、 アドレス、および制御信号の転送を調整する。上記のよ うに当業者には周知の通り、好ましくはCPUローカル バス40は、別々のアドレスおよびデータラインを備え る80486型ローカルバスを含むが、一方PCIバス 100は複数の多重化されたアドレス/データラインA D(31:0)を含む。したがって、当業者が理解する ように、BIU50は、好ましくは適切な多重化ユニッ ト(図示せず)を通して、ローカルバス40の32ビッ トアドレスラインA [31:0] を、PCIバス100 上の多重化されたアドレス/データラインAD (31: 0) に接続するように機能する。同様に、バスインタフ ェースユニット50は、ローカルバス40の32ビット データラインD [31:0] をPCIバス100の多重 接接続する。好ましくは、バスインタフェースユニット 50は、マイクロプロセッサ45と、PCIバス100 に結合された装置との間の制御、データ、およびアドレ ス信号の調整および転送といった周知のインタフェース 機能を制御する従来の回路を含む。

【0019】図2に示される本発明の好ましい実施例をさらに参照すれば、好ましくはバスインタフェースユニット50はクロックドライバ回路55および状態レジスタ57を含む。クロックドライバ55は、CLKラインを通してPCIバス100上に存在する各装置に与えられてPCI周辺装置70、80を駆動するPCIバスクロック信号を発生する。付け加えて、クロックドライバ55は、好ましくは高周波数イネーブルライン(好ましい実施例では66MHzENABLEと称される)に接続する。

【0020】66MHzENABLEラインは、指定さ れたPCIコネクタピンで各PCI装置に接続する。好 ましくは、PCIコネクタピンは、33MHz装置上で は接地として接続される、サイドBピン49を含む。高 周波数装置(好ましい実施例では33MHzよりも高周 波数で動作可能なすべての装置を指し、66MHz装置 と称される) においては、66MHzENABLEライ ンは、フローティング状態にされている(すなわち3状 態である)。したがって、すべての装置が高周波数装置 であれば、66MHzENABLEラインは、プルアッ プ抵抗器62を通して受動的にハイに引上げられる。も しいずれかの装置が低速装置(33MHzまたはそれよ りも低い周波数で動作する装置であり、この明細書中で は33MHz装置と称される)であれば、66MHzE NABLEラインはローに引下げられる。この構成の結 30 果として、66MHzENABLEラインは、もしPC I装置すべてが66MHz互換装置を含んでいればアサ ートされるだろうが、もしPCI装置のうちいずれかが 3 3 MH z 装置を含んでいればデアサートされるだろ う。

【0021】当業者が認識するように、66MHzENABLEラインおよびCLKラインは、PCIバス100の一部として提供されるだろう。これらのラインは、図2においては単に明瞭化のために、PCIバス100とは別個に示されている。

【0022】状態レジスタ57は、好ましくは16ビットレジスタを含むが、本発明の本質から逸脱することなくその他のサイズのレジスタを使用することも可能である。好ましい実施例では、状態レジスタ57は、特定の装置が66MHz動作をサポートできるかどうかを示す専用ビット(好ましくはビット6)を含む。

【0023】図2をさらに参照して、2つのPCI周辺 装置70、80が示される。しかしながら、所望のとお りにまたシステム仕様の定めるとおりに、より多くのま たはより少ない周辺装置を使用してもよいことを理解せ 50 ねばならない。好ましくは、各周辺装置70、80は、BIU50の状態レジスタと同様に製造され構成された状態レジスタ57を含む。さらに、各周辺装置70、80はそれぞれ、PCIバス100、CLKライン、および66MHzENABLEラインに接続する。

10

【0024】図2、3、4を参照してこのシステムの動作を以下に説明する。最初に図2を参照すれば、バスインタフェースユニット50およびPCI周辺装置70、80を含め、PCIバス100の上にある装置各々は、66MHzENABLEラインに接続する。もしある装置が66MHz動作をサポートできなければ、66MHzENABLEラインは内部で接地に接続される。66MHz9m作をサポートできる装置は、66MHzENABLEラインを駆動しない。したがって、もしすべての装置が66MHz9m作をサポートすれば、66MHzENABLEラインは、プルアップ抵抗器62を通して受動的にハイに引上げられるだろう。

【0025】クロックドライバ55は、66MHzEN ABLEラインに接続し、そのラインの状態を検査する。もし66MHzENABLEラインがアサートされれば(すなわちハイに引上げられれば)、クロックドライバ55は最高66MHzの周波数でPCIバスクロック信号を駆動する。反対に、もし66MHzENABLEラインがデアサートされれば(すなわちローに駆動されれば)、クロックドライバ55は最高33MHzの周波数でPCIバスクロック信号を駆動する。このように、好ましい実施例では、クロックドライバ55がPCIバスクロック信号を駆動する速度は、66MHzEN ABLEラインの状態に依存する。

【0026】本発明はまた、PCI周辺装置とPCIバ スとの間の非互換性を検出するため、およびオペレータ にこれら状態に関する通知を行なってオペレータがシス テムに修正を施しシステム能力を最大とすることを可能 にするための技術を提供する。次に図3を参照すれば、 このシステム(たとえばCPU45またはBIU50) は、ステップ102でPCIバス上にある各装置からの 専用状態ビットを読出す。好ましくは専用状態ビットは 各PCI装置からの状態レジスタ57のビット6を含 む。次にステップ104において、このシステムはPC Iバスが66MHz動作をサポートできるかどうかを判 断する。もしサポートできれば、ステップ106におい てシステムは、PCIバス上にあるすべての装置が66 MHz動作をサポートできることを示す専用状態ビット が、すべてのPCI装置に対しセットされているかどう かを判断する。もしすべての装置が66MHzで動作可 能であり、もしPCIバスが66MHzで動作可能であ れば、PCIバスは最高66MHzの周波数で動作し (ステップ108)、このことは、好ましい実施例に従 えば、図2のハードウェア構成に基づいて自動的に実現 されるものである。

【0027】PCIバスは66MHzで動作可能であるが、ステップ106で、少なくとも専用状態ビットのうち1つが、PCIバス上のある装置が66MHz動作をサポートできないと示しているとシステムが判断すれば、ステップ110で、33MHz装置が66MHzPCIバス上に存在することがオペレータに通知される。その特定の装置の識別がまた提供されるだろう。この通知により、オペレータは33MHz装置をPCIバスから取除いて、遅延を最小とし、バスの帯域幅を増大することができる。ステップ116で示されるように、PC 10Iバスは33MHzで動作し、このことは好ましい実施例では図2のハードウェア構成に基づいて自動的に実現されるだろう。

【0028】ステップ104でPCIバスの66MHz動作が不可能であると判断されれば、ステップ112でこのシステムは、専用状態ビットのいずれかがセットされて66MHz装置であることを示しているかどうかを判断する。もしセットされている専用状態ビットがなければ、PCIバスは33MHzで動作する(ステップ116)。反対にもし、1つまたはそれ以上の専用状態ビットがセットされていれば、ステップ114において、33MHzバス上に66MHz装置が存在することがオペレータに通知され、オペレータはもし所望されればより低価格の装置を使用することができ、バスは33MHzで動作される(ステップ116)。

【0029】本発明はまた、PCIバス上に存在する装 置における変化に基づいて、PCI装置のコンフィギュ レーションレジスタを自動的に修正するための技術を実 現する。この技術を実現するための好ましい方法は図4 に示され、システムが初期化されるたびに実行される。 ステップ202において、このシステム(たとえばCP U45またはBIU50)は、PCIバス上にある各装 置からの専用状態ビット(好ましくはビット6)を読出 す。ステップ204において、検査を行ないPCIシス テムが現在66MHz動作のために構成されているかど うかを判断する。もしこのシステムが66MHz動作の ために構成されていれば、ステップ206においてすべ てのPCI装置の専用状態ビットが検査され、専用状態 ビットすべてがまだセットされているかどうかを判断す る。もしセットされていれば、変更は行なわれず、サブ 40 ルーチンは終了する。しかしながら、専用状態ビットの うち少なくとも1つがセットされていないと判断されれ ば、このシステムはステップ208において、33MH z動作に対してシステムを再構成するだろう。このこと は、好ましくは、MIN_GNTおよびMAX_LAT レジスタにおいてセットされた期間を再定義することを 含む。その代わりとして、このシステムは、PCIバス クロック周波数における変化に基づいてこれらおよびそ

12 の他のレジスタの再定義の必要があることを単にオペレータに通知することが可能であろう。

【0030】ステップ204で、このシステムが66M H 2 動作に対して構成されていないと判断されれば、次にステップ210においてこのシステムは、専用状態ビットがすべてセットされており66MH 2 での動作が可能であることを示しているかどうかを判断する。もし専用状態ビットすべてがセットされていなければ、サブルーチンは終了する。反対に、専用状態ビットすべてが現在セットされていれば、ステップ212において、このシステムは66MH 2 動作のためにPCI装置を再構成する。好ましくは、このことはMIN_GNTおよびMAX_LATレジスタにおいてセットされた期間を再定義することを含む。その代わりとして、このシステムは、PCIバスクロック周波数における変化に基づきこれらおよびその他のレジスタの再定義が必要であることを単にオペレータに通知することが可能であろう。

【0031】上記のとおり本発明の好ましい実施例が示 され、説明されているが、本発明の精神から逸脱するこ となく当業者がその修正を行なうことが可能である。た とえば、好ましい実施例では低クロック信号周波数を3 3 MHzとし、高クロック信号周波数を66 MHzと特 徴づけている。本発明の原理は、特定的な周波数レート にかかわらず低および高周波数クロックで包括的に動作 可能ないかなる周辺バスシステムにも応用可能であるこ とが理解されるべきである。さらに、66MHz装置は 66MHzENABLEラインから完全に切断され得る ことが注目される。同様に、好ましい実施例では33M Hz装置は66MHzENABLEラインをローに駆動 30 するように構成されているが、このシステムはその代わ りとして33MHz装置がイネーブルライン(通常は受 動的にローに引下げられる)をハイに駆動するように構 成可能であろう。

【図面の簡単な説明】

【図1】周辺バスシステムを実現する、先行技術による コンピュータシステムの図である。

【図2】本発明の好ましい実施例に従い構成されたPC Iバスシステムを実現するコンピュータシステムの図で

(図3) 図2のPCIバスシステムの動作を示すフロー チャートの図である。

【図4】図2のPCIバスシステムに対する自動構成モードを示すフローチャートの図である。


【符号の説明】

40 CPUローカルバス


50 バスインタフェースユニット

100 PCIバス


[図1]




[図2]



[図3]



[図4]



フロントページの続き

(72)発明者 シャーマン・リー アメリカ合衆国、90275 カリフォルニア 州、ランチョ・パロス・ベルデス、シーダ ープラフ・ドライブ、28531 (72)発明者 マイケル・ティー・ワイザー アメリカ合衆国、78744 テキサス州、オ ースティン、サロマ・プレイス、4608

(54) 【発明の名称】 コンピュータシステム、PCIバスクロック信号周波数における変化に応答してPCIバス装置 のコンフィギュレーションレジスタを再構成する方法、およびPCIバス装置がPCIバスと異なる動作速度を有することをオペレータに通知する方法